## **EUROPEAN PATENT OFFICE**

## **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

63257319

**PUBLICATION DATE** 

25-10-88

APPLICATION DATE

14-04-87

**APPLICATION NUMBER** 

62091802

APPLICANT:

SHARP CORP;

INVENTOR:

KITAMURA KAZUHIRO;


INT.CL.

H03H 17/02

TITLE

TIME DIVISION MULTIPLEX TYPE

FILTER



ABSTRACT :

PURPOSE: To decrease the circuit scale by feeding a filter output being a sum output to an input data selector as a parallel data input, and using the m-th adder output as a digital filter output.

CONSTITUTION: Coefficient selectors 16A~16N with respect to an input data selector 15 and coefficient means 17A~17N are provided and the final digital output signal is obtained while selecting sequentially prescribed coefficient means 17A~17N at a period of mT/m and providing the transfer characteristic to a digital input signal subject to time division multiplex. Since a single digital filter is used in time division, unit delay elements (delay devices) 13A~13N, multipliers 12A~12N and an adder 14 are used in common to the digital filter for providing each transmission characteristic. Thus, a prescribed transmission characteristic is provided without increasing the circuit scale.

COPYRIGHT: (C)1988,JPO&Japio

THIS PAGE BLANK (USPTO)

⑩ 日 本 国 特 許 庁 (J P)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭63-257319

(i)Int Cl.4

識別記号

庁内整理番号

@公開 昭和63年(1988)10月25日

H 03 H 17/02

z - 6903 - 5J

未請求 発明の数 1 (全1頁) 審査請求

の発明の名称

時分割多重型デジタルフィルタ

願 昭62-91802 ②特

頤 昭62(1987)4月14日 邻出

大阪府大阪市阿倍野区長池町22番22号

内

シャープ株式会社 ①出 顖

大阪府大阪市阿倍野区長池町22番22号

弁理士 山口 邦夫 分代

#### 1.発明の名称

時分割多型型デジタルフィルタ

### 2. 特許請求の範囲

(1) m種のパラレルデータ入力を時間輸上で分 割選択することにより、データ間隔が m T のパラ レルデータ入力をm T / m 周期のシリアルデータ 列に変換する入力データセレクタと、

m種の伝達特性を得るためのm種の係数手段と、 これら係数手段を切り替える係数セレクタと、 乗算出力を加算する加算器と、

加算出力であるフィルタ出力が上記パラレルデー タ入力として上記入力データセレクタに帰還され ると共に、

m個目の加算出力がデジタルフィルタ出力とし て使用されるようになされたことを特徴とする時 分割多重型デジタルフィルタ。

#### 3. 発明の詳細な説明

#### [産業上の利用分野]

この発明は、オーデオ信号やビデオ信号をデジ タル処理しながら所定の伝達特性を得るようにし たデジタル信号処理系に適用して好適な時分割多 **重型デジタルフィルタに関する。** 

#### [従来の技術]

オーデオ信号やビデオ信号などのデジタル信号 を順次信号処理しながら最終的に所定の伝達特性 となされた信号を得るようにする場合がある。

このようなデジタル信号処理回路においては、 第4図に示すように、端子1に供給された入力信 身は A / D 変 換器 2 において、 一旦 所定 ピット 数 のデジタル信号に変換され、その後役数のデジタ ルプロセッサ3A~3Nに順次供給されて、所定 のデジタル処理が実行される。

上述のデジタル処理においては、夫々のデジタ ルプロセッサから出力されたデジタル信号の伝達 特性(フィルタ特性)を所望のごとく制限したい ときがある。

そのような場合には、図示するように夫々のデ

ジタルプロセッサ 3 A ~ 3 N の出力 段に、 夫々の 伝達特性が 適宜選定されたデジタルフィルタ 4 A ~ 4 N ( 実施例 は N - 1 個の データ) が接続されて 夫々の デジタル 信号に対して フィルタリング 処理 が行なわれることになる。

最終的なデジタル処理が終了すると、 D / A 変換器 5 においてアナログ信号に変換される。 6 はその出力端子を示す。

このように、異なる複数のデジタル処理を行なうときには、夫々のデジタル処理に対して異なったデジタルフィルタイA~4Nを設ける必要がある。

第5回は、デジタル伝送路の途中の構成を示す もので、この例はデジタルプロセッサ 3 の入出力 段に接続されたデジタルフィルタ 1 0 A . 1 0 B とも、その伝達特性がローバスフィルタ特性であ る場合を示す。

[発明が解決しようとする問題点]

ところで、上述した構成においては、1つのデ ジタルフィルタに対しては、1つの伝達特性とい

に変換する入力データセレクタと、m種の伝達特性を得るためのm種の係数手段と、これら係数手段を切り替える係数セレクタと、乗算出力を加算する加算器とで構成される。

そして、加算出力であるフィルタ出力がパラレルデータ入力として入力データセレクタに帰還されると共に、m個目の加算出力がデジタルフィルタ出力として使用されるようになされたを特徴とするものである。

#### [作用]

この構成において、m種のパラレルデータ入力はmT/m周期のシリアルデータ列に変換され、シリアル変換された夫々の入力データに対して所定の伝達特性が付与される。

そのため、シリアルデータ変換に同期して伝達特性を設定するための係数手段が順次選択される。これによって、係数 K A を 選択したとき は伝達特性 F A のフィルタ出力が得られ、これが再び入力端子側に帰還され、帰還された入力データに対して係数 K B の伝連特性が付与される。

うように、そのハードと伝達特性が一義的に決められているから、上述したように複数のデジタルフィルタを必要とする信号処理系においては、そのデジタル信号処理回数分のデジタルフィルタを用意する必要がある。

しかし、これではデジタル信号処理系のハードが複雑化し、回路規模の縮小化を達成することができない。

そこで、この発明ではこのような従来の問題点を構成簡単に解決したものであって、1つの信号伝送路に対して複数のデジタルフィルタを使用する場合であっても、それらに共通な回路紫子はできる限り共用することによって回路規模の縮小化を達成した時分割多重型デジタルフィルタを提案するものである。

[問題点を解決するための技術的手段]

上述の問題点を解決するため、この発明においては、m種のパラレルデータ入力を時間軸上で分割選択することにより、 データ間隔 m Tのパラレルデータ入力をm T/m 周期のシリアルデータ列

このような処理が順次mT/m周期で実行され、 従って最終的にはm番目の伝達特性が付与された デジタルフィルタ出力が得られる。

このように入力データ及び複数の係数手段を時分割的に切り替え使用すれば、乗算器、単位遅延素子、加算器などを共用することができる。

#### [実施例]

続いて、この発明に係る時分割多重型デジタルフィルタの一例を上述したデジタル信号処理回路 に適用した場合につき、第1 図以下を参照して詳 細に説明する。

第1図はこの発明の概略を説明するための系統 図であって、デジタルフィルタ10には複数の異 なった伝達特性を得るための係数手段が内蔵され ている。図は、m=2、従って2つの伝達特性を 付与するようにした場合で、伝達特性はいづれも ローパスフィルタ特性とする。ただし、夫々のカットオフ周波数は相違するものとする。

入力機子 1 に供給されたデジタル入力信号 D A は第 1 のデジタルフィルタ (特に図示はしていな い。以下同様)として機能する第1の係效手段 (図示しない。以下同様)において、第1の伝達 特性が付与される。

第1の伝速特性が付与された第1のデジタル出力ほけDBはデジタルプロセッサ30で所定のデジタル処理がなされる。デジタル処理されたデジタル出力信号DBは再び入力系に第2のデジタル人力信号として帰還される。このとき、第2のデジタルフィルタが選択される。そのため、第2のデジタルフィルタとして機能する第2の係数手段によって定まる第2の伝達特性が付与される。

この第2のデジタル出力信号DCが最終的なデジタル信号として使用される。

第2日はその具体例である。

例図はN次非返回型デジタルフィルタに、この発明を適用した場合である。

デジタルフィルタ 1 0 はトランスパーサルフィルタとして構成され、N 個の係数乗算器 1 2 A・1 2 B・・・1 2 Nと、N-1 個の遅延器 1 3 A~1 3 Nと、1 個の加算器 1 4 とを有する。初

延時間は2Tに選定される。単位遅延時間がTに選定された遅延器を使用する場合には、図示するように縦続接続された2個の単位遅延器13A1、13A2が使用される。

夫々において2Tだけ遅延されたデジタル入力 信号は夫々対応する係数乗算器12B~12Nに 供給されて所定の係数との乗算処理が行なわれる。

そのため、夫々の係数乗算器12A~12Nに関連した係数手段17A~17Nには、第1及び第2の伝連特性を付与するに必要な係数器17Aa~17Na、17Nbが設けられる。

係数器 1 7 A a ~ 1 7 N a は 第 1 の デジタル入力信号 D A に対して 第 1 の 伝達特性 を 付与する ためのもので、第 1 の 伝達特性となるように 係数 k A (k A (0) ~ k A (N-1)) が 設定されている。

これに対して、他方の係数器17Ab~17Nb は第2のデジタル入力信号DBに対して第2の伝 遠特性を付与するためのもので、その係数 k B ( k B ( 0 ) ~ k B ( H - 1 ) } は第2の伝達特性用として設定 されている。 段の係效乗算器12Aに供給されるデジタル入力 信号は入力データセレクタ15において選択される。

入力データセレクタ15には第1のデジタル入力信号DAと第2のデジタル入力信号DBが供給される。

この例では、第1のデジタル入力信号 D A は前段の信号処理系から供給された信号であり、第2のデジタル入力信号 D B は、このデジタルフィルタ10によって所定の伝達特性(第1の伝達特性)が付与された信号であるものとする。

遅延器13A~13Nの単位遅延時間をTとすれば、2つのデジタル入力信号DA.DBをフィルタリング処理する関係上、1つのデジタル入力信号の処理時間はTとなる。

入力データセレクタ 1 5 で時分割多重されたデジタル入力信号 D D は 初段の係数乗算器 1 2 A に供給されると共に、 縦統接続された複数の遅延器 1 3 A ~ 1 3 N に順次供給される。 実施例では 2 つのデジタル入力信号を取り扱うため、 夫々の遅

乗算係数は係数セレクタ16A~16Nによっ て選択される。

加賀器14で順次加算された加賀出力 DF は出 カデータセレクタ 1 8 によって帰還信号として利用するのか、あるいは最終出力として利用するかが選択される。

出力データセレクタ18は図示するように、一対のラッチ回路19、20で構成され、一方のラッチ回路19の出力がデジタルプロセッサ30に供給されて所定のデジタル信号処理が施され、その後上述した入力データセレクタ15に供給されることになる。

従って、この例では、伝達特性の付与された第 1 のデジタル入力信号 D B ' が第2 のデジタル入力 信号 D B として帰還される。

ところで、 端子21には 周期2 T のスイッチング信号OC (第3図C) が供給され、これによって入力データセレクタ 15 が T 周期で切り替えられる。また、これに同期して 係数セレクタ 16 A ~ 16 N が切り替えられる。

遅延器 1 3 A~ 1 3 N には 端子 2 2 より周期 T のクロック C K 1 (第 3 図 E) が 供給され、これによって入力データが T ごとに 順次シフトされる。

端子23には周期が2Tで、スイッチング信号 OCとはその位相が反転したクロックCK2(第 3図H)が供給され、これでラッチ回路19.2 Oの動作状態が交互に制御される。そのため、一 方のラッチ回路20にはインパータ24を介して クロックCK2が供給されることになる。

さて、この構成において、第1のデジタル入力 信号 D A のデータの時系列を第3図 A に示す。また、第1の伝達特性が付与された第2のデジタル 入力信号 D B のデータ時系列を同図 B に示す。

スイッチング信号OCによって第1と第2のデジタル入力信号 DA、DBが交互に選択されて、時分割多重信号 DBを第3図 Dに示す。

一方、係数手段17A~17Nも周期2Tをもって順次切り替えられているので、例えば係数手段17Aについてみると、係数乗算器12Aには第

的に使用することによって、夫々の入力信号に対 して所望の伝達特性を付与することができ、最終 的には同時化されたデジタル出力信号を得ること ができる。

なお、上述した実施例では2つの伝達特性が得られるような場合について説明したが、 m種の伝達特性が得られるようにすることもできる。その場合には、m種の係数手段とm個の単位遅延器を使用して、時分割多重しながら伝達特性を付与するようにすればよい。

#### [発明の効果]

以上説明したように、この発明の構成によれば、 入力データセレクタ15と係数手段17A~17 Nに対する係数セレクタ16A~16Nを設け、 時分割多重されたデジタル入力信号に対して、 m T / m 周期で順次所定の係数手段を選択しなが ら伝達特性を付与しつつ最終的なデジタル出力信 号を得るようにしたものである。

これによれば、単一のデジタルフィルタを時分割的に使用できるために、単位 遅延素子 (遅延

3 図Fに示すように、係数 k A と係数 k B とが交互に供給される。

その結果、時分割多重信号 D D のうち、前半の 期間 T a で第 1 のデジタル入力信号 D A は係数 k A と乗算処理される。後半の期間 T b では第2 のデ ジタル入力信号 D B が係数 k B と乗算処理される。

時分割多重された乗算出力 DF(第 3 図 G)のうちラッチ回路 1 9 で乗算出力 DB'のみラッチされて、同図 I に示すようなデータ時系列のデジタル出力信号 DB'に同時化される。この出力信号 DB'が第 2 のデジタル入力信号 DBとしてデジタルプロセッサ 3 0 を介して入力データセレクタ 1 5 に帰還される。

同様にして、後半の期間Tbでは乗算出力 D C (= D B・k B)がラッチ回路20でラッチされたのち出力端子25側に出力される。従って、第2の伝達特性の付与された第2のデジタル出力信号 D C は第3図Jに示すようなデータ時系列をもつ信息となる。

このように、係数手段17A~17Nを時分割

器)、乗算器及び加算器を各伝達特性付与のためのデジタルフィルタに対して共通に使用できる。

従って、この発明によれば、所定の伝速特性を 回路規模を増やすことなく付与することができる 特徴を有する。

従って、この発明に係る時分割多重型デジタルフィルタは上述したように、オーデオ信号やビデオ信号のデジタル信号処理回路に適用して極めて好適である。

#### 4. 図面の簡単な説明

第1図はこの発明に係る時分割多重型デジタルフィルタの低要を説明するための系統図、第2図はその具体例を示す系統図、第3図はその動作説明に供するタイムチャート、第4図及び第5図は従来のデジタルフィルタを有するデジタル信号処理回路の説明図である。

10・・・時分割多重型デジタルフィ ルタ 12A~12N··· 係数乘算器

13A~13N···遅延器

-14 · · · 加賀器

15・・・入力データセレクタ

16A~16N·・・保数セレクタ

17A~17N··· 係数手段

18・・・出力データセレクタ

30・・・デジタルプロセッサ

DA. DB···第1及び第2のデジタル


入力信号

DC・・・デジタル出力信号

特許出願人 シャープ 株式 会社 代 理 人 弁理士 山口 邦友の問題

## 第 1 図

本発明による時分割多重デジタルフルタで構成した場合




## 第 5 図

2つのデジタルフルタを持つシステムのプロック図(従来例)




-117-


第 2 図 本党明の1実施例(N次非性回型テンタルフィルタ×2)



第 3 図 本 条 明 の 1 実 施 例 の タ 1 ム チャート



第 4 図 複数のデンタルスルタを持つデンタル信号処理システムの例



THIS PAGE BLANK (USPTO)